
             Brve introduction aux systmes et processeurs Alpha

Neal Crook, Digital Equipment (Publication: David Mosberger) (Adaptation
Franaise par Christophe Vallat (miodrag@mygale.org))

   V0.11, 6 Juin 1997
     _________________________________________________________________

   _Ce document est un rapide aperu des processeurs et systmes Alpha
   existants. Il y a un peu de parti pris,  cause de mon exprience
   personnelle. Bien que je sois un employ de Digital Equipment
   Corporation, il ne s'agit pas d'un d'un document officiel de Digital
   et les opinions exprimes sont les miennes, pas celles de Digital._
     _________________________________________________________________

1. Qu'est-ce que Alpha ?

   "Alpha" est le nom donn  l'architecture RISC 64 bits de Digital. Le
   projet Alpha commena  Digital  la mi-1989, dans le but de fournir
   une voie de migration haute-performance pour les clients VAX. Il ne
   s'agit pas de la premire architecture RISC produite par Digital, mais
   ce fut la premire  tre mise sur le march. Quand Digital a annonc
   Alpha en mars 1992, elle a pris la dcision d'entrer sur le march des
   composants lectroniques en vendant des microprocesseurs Alpha.

   Alpha est parfois dsign par Alpha AXP, pour de vieilles et obscures
   raisons qu'il est inutile de prciser. Il suffit de dire que c'est
   exactement la mme chose.

2. Qu'est-ce que Digital Semiconductor ?

   Digital Semiconductor (DS) est la section commerciale de Digital
   Equipment Corporation (Digital - nous n'aimons pas le sigle DEC) qui
   vend les composants lectroniques. Parmi les produits de Digital
   figurent les processeurs, les chipsets associs, les pontages PCI-PCI
   et les composants PCI pour la communication et le multimdia.

3. Processeurs Alpha

   Il y a actuellement 2 gnrations de base de processeur implmentant
   l'architecture Alpha :

     * EV4
     * EV5

   Les avis diffrent quant au sens de "EV" (note : la vraie rponse est
   bien entendu "Electro Vlassic" [1]), mais le chiffre reprsente la
   premire gnration de technologie CMOS de Digital avec laquelle le
   processeur a t conu. Ainsi, EV4 a t initialement conue en CMOS4.
   Au fil du temps, un processeur tend a trouver une nouvelle jeunesse en
   tant optiquement rtrcie dans la nouvelle gnration de CMOS. EV45
   est donc la base EV4 conue en CMOS5. Il y a une grande diffrence
   entre rtrcir une conception pour une technologie particulire et la
   reconcevoir pour cette technologie (mais je ne veux pas entrer dans
   les dtails). Il y a encore quelques variantes : la CMOS4S
   (rtrcissement optique de la CMOS4) et une CMOS5L.

   Les vrais technophiles seront curieux de savoir que CMOS4 est une
   gravure en 0,75 micron, CMOS5 est une gravure en 0,5 micron, et CMOS6
   est une gravure en 0,35 micron.

   Pour faire correspondre ces bases de processeur aux _puces_ nous
   avons:

   _21064-150,166_
          EV4 (initialement), EV4S (maintenant)

   _21064-200_
          EV4S

   _21064A-233,275,300_
          EV45

   _21066_
          LCA4S (base EV4, avec coprocesseur EV4)

   _21066A-233_
          LCA45 (base EV4, mais avec coprocesseur EV45)

   _21164-233,300,333_
          EV5

   _21164A-417_
          EV56

   _21264_
          EV6

   La base EV4 est un noyau double-coulement (il peut traiter 2
   instructions processeur par cycle d'horloge) super-pipelin avec une
   unit de calcul entier, une unit de calcul flottant et prdiction de
   branchement. Il a des bus de donnes internes de 64 bits et des caches
   de 8Ko troitement coupls, un jeu de chaque pour les instructions, et
   pour les donnes. Les caches sont en criture immdiate
   ("write-through").

   La base EV45 a quelques amliorations par rapport  la base EV4 :
   l'unit de calcul flottant est lgrement amliore, et les caches
   sont de 16Ko. (Note : Neal Crook a indiqu dans un courrier spar que
   les modifications de l'unit de calcul flottant amliorent les
   performances de la division. La FPU de l'EV4 prend 34 cycles pour une
   division en simple prcision et 63 cycles pour une division en
   double-prcision (quelles que soient les donnes). En comparaison, le
   FPU de l'EV45 prend gnralement 19 cycles (34 au pire) pour la simple
   prcision et 29 cycles (63 au pire) pour la double-prcision (en
   fonction des donnes).)

   La base EV5 est un noyau quadruple-coulement, galement
   super-pipelin etc etc. Il a des caches de 8 Ko troitement coupls,
   un de pour les instructions et un pour les donnes. Ces caches sont en
   criture immdiate. Il dispose galement d'un cache de deuxime niveau
   de 96 Ko sur le processeur (le Scache) qui est associatif 3-morceaux
   et en criture diffre ("write back"). Le gain de performance de
   l'EV4  l'EV5 est suprieur au seul gain gnr par l'augmentation de
   la frquence. En plus des caches plus grands et du
   quadruple-coulement, il y a aussi des amliorations de sa
   microarchitecture pour rduire les temps d'attente
   producteur/consommateur dans certaines voies.

   La base EV56 est fondamentalement la mme microarchitecture que l'EV5,
   mais ajoute quelques nouvelles instructions pour la lecture et
   l'criture sur 8 et 16 bits (cf. section Les octets et leur
   multiples). Elles sont principalement destines aux pilotes de
   priphriques. La base EV56 est ralise en CMOS6, en 2,0 Volts.

   Le 21064 a t annonc en mars 1992. Il utilise la base EV4, avec un
   bus de 128 bits. L'interface du bus supporte une connexion 'facile'
   d'un cache externe de deuxime niveau, avec une taille de bloc de 256
   bits (2 fois la taille du bus). La vitesse de ce Bcache est
   entirement configurable logiciellement. Le 21064 peut aussi tre
   configur pour utiliser un bus externe de 64 bits (mais je crois
   qu'aucun systme n'utilise ce mode). Le 21064 n'impose aucune
   contrainte sur le Bcache, mais il est gnralement configur en
   criture diffre. Le 21064 contient un systme permettant  du
   matriel spar de maintenir la cohrence entre le Bcache et le cache
   interne, mais c'est complexe.

   Le 21066 utilise la base EV4 et intgre un contrleur de mmoire et un
   pontage de bus PCI. Pour conomiser des broches, le contrleur de
   mmoire a un bus de 64 bits (mais les caches internes ont une taille
   de bloc de 256 bits, comme le 21064, donc une lecture de bloc prend 4
   cycles du bus). Le contrleur de mmoire supporte le BCache et la DRAM
   externe. La vitesse du Bcache et de la DRAM est entirement
   configurable logiciellement, et peut tre contrl  la vitesse du
   processeur. La dcomposition en 4 accs pour remplir un bloc de cacte
   n'est pas si mauvais qu'on peut le penser parce que l'accs  la DRAM
   est fait en mode page. Malheureusement, le contrleur de mmoire ne
   supporte ni les types de DRAM sotrique (SDRAM, EDO ou BEDO), ni les
   RAMs de cache synchrone. L'interface du bus PCI est entirement
   compatible avec PCI 2.0 et tourne jusqu' 33 MHz.

   Le 21164 a un bus de donnes de 128 bits et supporte les lectures
   partielles, avec jusqu' deux lectures en cours en mme temps (ce qui
   permet une utilisation  100% du bus de donnes dans les meilleures
   conditions de rve, i.e. il est possible thoriquement de transfrer
   128 bits de donnes  chaque cycle du bus). Le 21164 supporte une
   connexion facile d'un cache de troisime niveau (Bcache) et a tout le
   systme pour permettre  du matriel externe de maintenir la cohrence
   de tous les caches. De cette faon, les conceptions de multiprocesseur
   symtrique sont 'faciles'.

   Le 21164A a t annonc en octobre 1995. Il utilise la base EV56. Son
   brochage est compatible avec celui du 21164, mais ncessite des lignes
   d'alimentation spares ; toutes les broches qui taient +3,3 Volts
   sur le 21164 ont t divises en deux groupes ; un groupe fournit 2,0
   Volts au coeur du processeur, l'autre fournissant 3,3 Volts aux units
   d'entres/sorties. Contrairement aux anciennes conceptions, les
   broches du 21164A n'acceptent pas 5 Volts. Le rsultat de ce
   changement est que les systmes 21164 ne peuvent en gnral pas tre
   mis  jour en 21164A (bien qu'il soit relativement simple de concevoir
   un systme 21164A qui puisse aussi accepter un 21164). Le 21164A
   dispose galement de quelques nouvelles broches pour supporter les
   lectures et critures sur 8 et 16 bits. Il amliore galement le
   support du 21164 pour les SRAMs synchrones qui composent le Bcache.

4. Performances compares du 21064 et du 21066

   Le 21064 et le 21066 ont la mme base (EV4). Si le mme programme
   tourne sur un 21064 et un 21066,  la mme frquence, alors la
   diffrence de performance provient uniquement de la bande passante
   entre le Bcache et la mmoire. Du code qui tombe principalement dans
   les caches _internes_ tournera aussi rapidement. Il y a 2 principaux
   tueurs de performances :

    1. Du code qui crit normment. Malgr les buffers en criture du
       21064 et du 21066 pour conomiser certains dlais, du code qui
       crit normment sera trangl par la bande passante en criture
       du bus systme. Cela est du au fait que les cache du processeur
       sont en criture immdiate.
    2. Du code qui veut traiter les flottants en tant qu'entiers.
       L'architecture Alpha ne permet pas des transferts entre registres
       entiers et registres flottants. Une telle conversion doit tre
       faite en mmoire (Et du coup, puisque les caches du processeur
       sont en criture immdiate, via le Bcache). (Note : il semble que
       l'EV4 et l'EV45 peuvent effectuer la conversion via le premier
       cache de donnes (Dcache),  partir du moment ou la mmoire est
       cache. Dans ce cas, l'criture faite par la squence de
       conversion mettra  jour le Dcache et la lecture qui va suivre
       sera, dans certaines circonstances, capable de lire la valeur du
       Dcache, vitant un coteux transfert depuis le Bcache. En
       particulier, il semble meilleur d'excuter les instructions
       stq/ldt ou stt/ldq dos  dos, ce qui est plutt contraire 
       l'intuition.)

   Si vous effectuez la mme comparaison entre un 21064A et un 21066A, il
   y a un facteur supplmentaire du aux diffrentes tailles des Icache et
   Dcache entre les deux processeurs.

   Maintenant, le 21164 rsoud ces deux problmes : il atteint des _bien_
   meilleures bandes passantes du bus systme (malgr le mme nombre de
   broches de signal - oui, je _sais_ que c'est  peu prs deux fois plus
   qu'un 21064, mais les supplmentaires sont l'alimentation et la masse
   ! (oui, rellement!!)) et il a des caches en criture diffre. Le
   seul problme restant est la rponse  la question "combien il cote
   ?"

5. Quelques notes sur les frquences

   Tous les processeurs Alpha actuels utilisent des horloges  haute
   vitesse, parce que leur microarchitecture a t conue comme "en
   cycles courts". Cependant, du coup, aucun des bus systmes n'a besoin
   de tourner  de telles vitesses :

     * sur les 21066(A), 21064(A) et 21164 la vitesse du cache externe
       (Bcache) est entirement programmable,  la rsolution de
       l'horloge du processeur. Par exemple, pour un processeur  275
       MHz, le temps d'accs en lecture du Bcache peut tre contrl avec
       une rsolution de 3,6 ns.
     * sur les 21066(A), la vitesse des DRAM est entirement
       programmable,  la rsolution de l'horloge du processeur (_pas_
       celle du bus PCI).
     * sur les 21064(A) et 21164(A), la frquence du bus systme est un
       sous-multiple de cele du processeur. La plupart des cartes mres
       21064 utilisent une horloge du bus systme  33 MHz.
     * Le systmes  base de 21066 peuvent faire tourner le bus PCI 
       n'importe quelle frquence par rapport au processeur. En gnral,
       le bus PCI tourne  33 MHz.
     * Les systmes qui utilisent les chipset APECS (cf. section Les
       chipsets ) ont toujours la frquence du bus processeur gale 
       celle du bus PCI. Cela signifie que les deux bus tendent  tourner
       soit  25 MHz, soit  33 MHz (puisque ce sont les frquences qui
       sont sous-multiples de celle du processeur). Sur les systmes
       APEC, la vitesse du contrleur de DRAM est programmable
       logiciellement en fonction de la frquence du bus processeur.

   _Note:_ quelqu'un a suggr qu'il obtenait de mauvaises performances
   sur un systme 21066 parce que le contrleur de mmoire du 21066 ne
   tourne qu' 33 MHz. En fait, ce sont soulement les systmes
   super-rapides 21064A qui ont des contrleurs de mmoire qui tournent
   'seulement'  33 MHz.

6. Les chipset

   DS vend deux chipsets de support processeur. Le chipset 2107x (dnomm
   APECS) supporte les 21064(A). Le chipset 2117x (dnomm ALCOR)
   supporte les 21164. Il y aura aussi un chipset 2117xA (dnomm ALCOR
   2) qui supportera le 21164A.

   Ces deux chipsets fournissent des contrleurs de mmoire et des
   pontages PCI pour leur processeur. APECS fournit un pontage PCI de 32
   bits, ALCOR fournit un pontage PCI de 64 bits qui (conformment  la
   spcification PCI) peut supporter des priphriques PCI aussi bien 32
   bits que 64 bits.

   APECS consiste en 6 puces de 208 broches (4 registres de 32 bits
   (DECADE), 1 contrleur systme (COMANCHE), 1 contrleur PCI (EPIC)).
   Il fournit un contrleur de DRAM (bus mmoire de 128 bits) et une
   interface PCI. Il effectue galement tout le travail de maintien de la
   cohrence quand un priphrique PCI effectue une opration DMA vers
   (ou depuis) la mmoire.

   ALCOR consiste en 5 puces (4 registres de 64 bits (Data Switch, DSW)
   208 broches PQFP et 1 contrleur (Control, I/O Address, CIA) - un
   botier plastique de 383 broches). Il fournit un contrleur de DRAM
   (bus mmoire de 256 bits) et une interface PCI. Il effectue galement
   tout le travail de maintion de cohrence quand un priphrique PCI
   effectue une opration DMA vers (ou depuis) la mmoire.

   Il n'existe pas de chipset supportant le 21066, puisque le contrleur
   de mmoire et le pontage PCI sont intgrs dans le processeur.

7. Les systmes

   Le groupe applications de DS produit des exemples de conceptions
   utilisant les processeurs et leurs chipsets associs. Il s'agit
   typiquement de cartes mres de format PC-AT, avec toutes les
   fonctionnalits que vous trouverez typiquement sur une carte mre
   Pentium haut de gamme. Initialement, ces exemples de conception
   taient destins  tre utiliss comme point de dpart pour des
   tierces parties pour concevoir des cartes mres. Ces conceptions de
   premire gnration furent nommes Evaluation Boards (EB). Comme la
   quantit de travail ncessaire pour concevoir une carte mre a
   augment ( cause de la monte en frquence des processeurs et pour
   respecter les rgles sur l'mission de frquences radio) l'accent a
   t mis sur la conception de cartes mres utilisables pour une
   production en masse.

   Les groupes systme de Digital ont produit plusieurs gnrations de
   machines  base de processeurs Alpha. Certains de ces systmes
   utilisent des chipsets conues par les groupes systme, d'autres
   utilisent les chipsets de DS. Dans certains cas, les systmes
   utilisent une combinaison des deux.

   Plusieurs tierces parties ont construit des systmes  base de
   processeurs Alpha. Certaines de ces entreprises ont conu leurs
   systmes  partir de zro, d'autres ont utilis les chipsets de DS, ou
   ont copi/modifi les exemples de conception de DS, ou simplement
   assemblent leurs systmes  partir des cartes fabriques et vrifies
   par DS.

   L'EB64 : Conception obsolte utilisant un 21064 avec un contrleur de
   mmoire implment en logique programme. Entres/Sorties ralises
   par de la logique programme pour s'interfacer  un chipset de pontage
   486<->ISA. Ethernet, SuperI/O (2S, 1P, LD) intgr sur la carte mre,
   bus ISA. Taille PC-AT. Alimentation standard PC.

   L'EB64+ : Utilise un 21064 ou un 21064A, et un APECS. Bus ISA et PCI
   (3 emplacements ISA, 2 emplacements PCI, une paire sur un emplacement
   partag). Supporte des SIMMs de DRAM 36 bits. Le bus ISA est gr par
   un chipset de pontage Intel Saturn. Contrleur SCSI (NCR 810 PCI),
   ethernet (Digital 21040), contrleur clavier et souris (PS/2),
   SuperI/O (2S, 1P, LD), mmoire CMOS et horloge sur la carte mre. ROM
   de dmarrage en EPROM. Taille PC-AT. Alimentation standard PC.

   L'EB66 : Utilise un 21066 ou un 21066A. Le sous-systme d'entres
   sorties est identique  celui de l'EB64+. Taille baby PC-AT.
   Alimentation standard PC. Les schmas de l'EB66 furent publis dans
   des publicits vantant le 21066 comme "le premier microprocesseur au
   monde avec PCI intgr" (pour les amateurs d'anecdotes : il y a deux
   versions de cette publicit - j'ai dessin les circuits et crit le
   boniment dans la premire version, et des amricains ont malmen le
   boniment pour la deuxime version)

   L'EB164 : Utilise un 21164 et ALCOR. Bus ISA et PCI (3 emplacements
   ISA, 2 emplacements PCI 64 bits (dont un partag avec un emplacement
   ISA) et 2 emplacements PCI 32 bits). Emplacement SIMM pour le Bcache.
   Le sous-systme d'entres sorties fournit un contrleur SuperI/O (2S,
   1P, LD), un contrleur clavier et souris (PS/2), mmoire CMOS et
   horloge. ROM de dmarrage en mmoire flash. Taille PC-AT. Ncessite
   une alimentation en 3,3 Volts.

   L'AlphaPC64 (aussi nomme Cabriolet) : driv de l'EB64+ mais
   dsormais en taille baby PC-AT avec une ROM de dmarrage en flash, et
   plus de contrleur SCSI et ethernet sur la carte mre. 3 emplacements
   ISA, 4 emplacements PCI (dont un partag avec un emplacement ISA),
   emplacement SIMM pour le Bcache. Ncessite une alimentation en 3,3
   Volts.

   L'AXPpci33 (aussi nomme NoName), est base sur l'EB66. Cette
   conception est produite par le groupe technique OEM de Digital (TOEM).
   A base d'un processeur 21066 tournant  166 MHz ou 233 MHz. Taille
   baby PC-AT, ncessite une alimentation standard PC. 5 emplacements ISA
   et 3 emplacements PCI (dont un partag avec un emplacement ISA). Il
   existe deux versions, avec un connecteur soit PS/2, soit DIN pour le
   clavier.

   D'autres cartes mres  base de 21066 : la plupart, sinon toutes,
   disponibles sur le march sont bases sur l'EB66 - il n'y a pas
   beaucoup d'options dans la conception d'un systme 21066, parce que
   tout le contrle est fait par les puces.

   Multia (aussi nomm Universal Desktop Box) : il s'agit d'un systme
   botier bureau trs compact  base de 21066. Il comporte deux ports
   PCMCIA, une carte graphique 21030 (TGA), une carte ethernet 21040 et
   un contrleur SCSI NCR 810, ainsi qu'un lecteur de disquettes, 2 port
   srie et un port parallle. Ses capacits d'extension sont limites
   (un emplacement PCI)  cause de sa petite taille (il y a en plus des
   restrictions sur l'utilisation de l'emplacement PCI, dont je ne me
   souviens plus). (Notez que des Multia  base de 21066A ou de Pentium
   sont aussi disponibles).

   DEC PC 150 AXP (aussi nomm Jensen) : c'est un trs vieux systme
   Digital - l'un des systmes Alpha de premire gnration. Il n'est
   mentionn ici que parce qu'un certain nombre de ces systmes semblent
   tre disponibles sur le march de l'occasion. Le Jensen est un systme
   grande tour qui utilise un 21064  150 MHz (des versions plus rcentes
   utilisrent des processeurs plus rapides mais je ne suis pas sr des
   vitesses). Il utilisait de la logique programme pour interfacer le
   processeur  un pontage 486<->EISA.

   D'autres systmes  base de 21064(A) : il existe encore 3 ou 4 autres
   conceptions de cartes mre (sans compter les _systmes_ Digital) et
   tous ceux que je connais sont drivs de l'EB64+. Parmi ceux-ci :

     * EB64+ (certains vendeurs l'ont assembl et vendu sans
       modifications); taille AT.
     * Carte mre Aspen Systems : drive de l'EB64+ ; taille baby AT.
     * Carte serveur Aspen Systems : beaucoup d'emplacements PCI (inclut
       un pontage PCI).
     * AlphaPC64 (aussi nomme Cabriolet), taile baby AT.

   D'autres systmes  base de 21164(A) : le seul que je connaisse qui ne
   soit pas un simple clone d'un EB164 est un systme de DeskStation. Ce
   systme est construit avec un contrleur de mmoire et
   d'entres/sorties propritaire de DeskStation. Je ne sais pas quelle
   est leur attitude vis--vis de Linux.

8. Les octets et leur multiples

   Quand l'architecture Alpha fut prsente, elle tait unique par
   rapport aux autres architectures RISC en empchant les lectures et
   critures sur 8 et 16 bits. Elle supportait les lectures et critures
   sur 32 et 64 bits (mot long et quadruple mot, dans la terminologie
   Digital). Les co-architectes (Dick Sites et Rich Witek) justifiaient
   ce choix par ces avantages :

    1. Le support des octets dans le cache et le sous-systme mmoire
       tend  ralentir les accs pour les quantits de 32 et 64 bits.
    2. Le support des octets rend difficile la cration d'un circuit de
       correction d'erreur haute-vitesse dans le cache et le sous-systme
       mmoire.

   L'Alpha compense par de puissantes instructions pour la manipulation
   des octets et des groupes d'octets dans les registres de 64 bits. Les
   tests de performances standard pour les oprations sur les chanes de
   caractres (par exemples, certains tests de Byte) montrent que l'Alpha
   se comporte trs bien pour la manipulation des octets.

   L'absence de lectures et critures sur octet a des rpercussions sur
   certains smaphores logiciels et sur la conception des sous-systmes
   d'entres/sorties. La solution de Digital au problme des
   entres/sorties est d'utiliser certaines lignes d'adresse de bas
   niveau pour spcifier la taille des donnes pendant les transferts de
   donnes, et de les dcoder en masque d'octets. Cet adressage dnomm
   "adressage clairsem" gche une partie de l'espace d'adressage et rend
   l'espace d'entres/sorties non contig (j'en dirais plus sur cet
   adressage clairsem quand j'aurai fini par l'crire). Notez que
   l'espace d'entres/sorties, dans ce contexte, se rfre  toutes les
   ressources prsentes sur le bus PCI et comprend aussi bien l'espace
   mmoire PCI que l'espace d'entres/sorties PCI.

   Avec l'apparition du 21164A, l'architecture Alpha a t tendue pour
   inclure l'adressage des octets. L'excution des nouvelles instructions
   sur un processeur plus ancien dclenchera une exception PALcode
   OPCDEC, pour que le PALcode puisse grer cet accs. Cela aura une
   incidence sur les performances. Les ramifications de ceci font que
   l'utilisation de ces instructions devraient ( mon humble avis) tre
   limite aux pilotes de priphriques plutt qu'aux applications.

   Ces nouvelles possibilit de lecture et criture au niveau octet
   signifient que de futurs chipsets pourront supporter un espace
   d'entres/sorties contig.

9. Le PALcode

   Cet emplacement est destin  une section expliquant le PALcode. Je
   l'crirai s'il y a suffisemment d'intrt.

10. Portabilit

   La possibilit de faire tourner Linux sur n'importe quelle machine
   Alpha est gnralement limite par votre possibilit d'obtenir des
   informations sur les dtails sanglants de ses arcanes. Puisque des
   portages de Linux existent pour les cartes mres EB66, EB64+ et EB164,
   tous les systmes bass sur les 21066, 21064/APECS et 21164/ALCOR
   devraient pouvoir faire tourner Linux avec trs peu voire aucune
   modification. La principale diffrence entre toutes ces cartes mres
   est la faon dont elles diffusent les interruptions. Il y a trois
   sources d'interruptions :

     * priphriques intgrs
     * priphriques PCI
     * priphriques ISA

   Tous les systmes utilisent un systme de pontage d'entres/sorties
   (SIO) Intel en tant que pontage entre les bus PCI et ISA (le bus
   principal est PCI, le bus ISA est un bus secondaire utilis pour
   supporter les priphriques anciens ou basse vitesse). Le SIO contient
   la traditionnelle paire de 8259 chans.

   Certains systmes (par exemple le NoName) diffusent leurs
   interruptions via le SIO vers le processeur. Certains systmes ont un
   contrleur d'interruptions spar et diffusent toutes les
   interruptions PCI plus l'interruption SIO (sortie du 8259) via ce
   contrleur, et toutes les interruptions ISA via le SIO.

   Les autres diffrences entre ces systmes comprennent :

     * de combien d'emplacements ils disposent
     * quels sont les priphriques PCI intgrs
     * si la ROM de dmarrage est en mmoire flash ou en EPROM

11. Plus d'informations

   Toutes les conceptions de cartes d'valuation et de cartes mres de DS
   sont libres de droits et la documentation complte pour une conception
   cote environ 50$ (300FF). Cela comprend tous les schmas, les sources
   des parties programmes, les feuilles d'informations du processeur et
   du chipset. Les kits de documentation sont disponibles auprs des
   distributeurs de Digital Semiconductor. Je ne suggre pas de vous
   prcipiter aller l'acheter, mais je veux faire remarquer que ces
   informations sont disponibles.

   J'espre que cela vous a t utile. Les commentaires, mises  jour,
   suggestions d'extension sont  envoyer  Neal Crook.

12. Rfrences

   [1] Bill Hamburgen, Jeff Mogul, Brian Reid, Alan Eustace, Richard
   Swan, Mary Jo Doherty, and Joel Bartlett. _Characterization of Organic
   Illumination Systems_. DEC WRL, Technical Note 13, April 1989.
